一种低功耗集成电路的时钟分布策略

编号 zgly0000776314

文献类型 期刊论文

文献题名 一种低功耗集成电路的时钟分布策略

作者 阳若宁 

作者单位 湖南广播电视大学科研处 

母体文献 中南林业科技大学学报 

年卷期 2011,31(12)

页码 192-196

年份 2011 

分类号 TP311 

关键词 低功耗数字集成电路  时钟树分布  去偏斜时钟电路  SMD  DLL 

文摘内容 均衡时钟分布树在大规模数字集成电路实现中具有重要作用,其中H型树代表主流ASIC设计中时钟分布方式。H树过度依赖时钟缓冲器均衡分布算法,使时钟网络级数过高、存在较多冗余缓冲器,导致整体功耗过大。提出了一种新的低功耗分布方案,以去偏斜时钟电路的方式,将时钟树叶节点与根节点进行相位同步。此电路结合了SMD和DLL两种实现,即可以快速完成时钟同步,又可以在细粒度上进行微调,从而对以往此类方案进行改进。使用SPICE仿真和SOC Encounter布线工具进行仿真验证,结果表明此方案可以降低20%左右的功耗。